近日，清華大學集成電路學院任天令教授團隊首次實現了具有亞1納米柵極長度的晶體管，並具有良好的電學性能。這一成果3月10日以“具有亞1納米柵極長度的垂直硫化鉬晶體管”為題，在線發表在國際頂級學術期刊《自然》上。這是成立不到一年的清華大學集成電路學院在芯片小尺寸晶體管研發方面取得的一項重要進展。

晶體管是芯片的核心元器件，更小的柵極尺寸可以使得芯片上集成更多的晶體管，並帶來性能的提升。英特爾公司創始人之一戈登·摩爾1965年曾提出：“集成電路芯片上可容納的晶體管數目，每隔18至24個月便會增加一倍，微處理器的性能提高一倍，或價格下降一半。”這在集成電路領域被稱為“摩爾定律”。過去幾十年間，晶體管的柵極尺寸在摩爾定律的推動下不斷微縮。但近年來，隨著晶體管的物理尺寸進入納米尺度，造成電子遷移率降低、漏電流增大、靜態功耗增大等短溝道效應越來越嚴重，使得新結構和新材料的開發迫在眉睫，多國學術界在極短柵長晶體管方面不斷做出探索。目前主流工業界晶體管的柵極尺寸在12納米以上。

為進一步突破1納米以下柵長晶體管的瓶頸，任天令研究團隊巧妙利用石墨烯薄膜超薄的單原子層厚度和優異的導電性能作為柵極，通過石墨烯側向電場來控制垂直的二硫化鉬溝道的開關，從而實現等效的物理柵長為0.34納米。通過在石墨烯表面沉積金屬鋁並自然氧化的方式，完成了對石墨烯垂直方向電場的屏蔽。再使用原子層沉積的二氧化鉿作為柵極介質、化學氣相沉積的單層二維二硫化鉬薄膜作為溝道。

基於工藝計算機輔助設計的仿真結果，進一步表明了石墨烯邊緣電場對垂直二硫化鉬溝道的有效調控，預測了在同時縮短溝道長度條件下晶體管的電學性能情況。這項工作推動了摩爾定律進一步發展到亞1納米級別，同時為二維薄膜在未來集成電路的應用提供了參考依據。

對於應用前景，任天令教授表示，1納米以下柵長晶體管只是一個維度的尺寸微縮，未來還需要配合溝道的微縮，例如把溝道尺寸通過極紫外光刻微縮到5納米，以進一步實現超大規模的芯片，使1納米以下柵長晶體管能夠從實驗室走向產業化。

清華大學集成電路學院成立於去年4月，彼時國務院學位委員會剛宣布設置“集成電路科學與工程”一級學科。面向這一將深刻影響國家經濟發展、社會進步和國家安全的國家重大戰略需求，清華成立集成電路學院，瞄准的是集成電路“卡脖子”難題，旨在突破關鍵核心技術，培養國家急需人才，支撐我國集成電路事業的自主創新發展。（記者 雷嘉）

分享讓更多人看到